# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-156929

(43)Date of publication of application: 04.07.1991

(51)Int.CI.

H01L 21/3205

(21)Application number : 01-296820

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

14.11.1989


(72)Inventor: KUNIKIYO TATSUYA

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To reduce permittivity of an interlayer film, to simultaneously reduce an interconnection capacity by making an operating delay time short and to operate a semiconductor device as a whole at high speed by a method wherein, after polysilicon has been deposited on the interlayer film having an empty hole, it is oxidized and formed and ions of oxygen are implanted into the interlayer film.

CONSTITUTION: In order to lower a permittivity of an interlayer film 6, a substance whose permittivity is low, e.g. the air, may be put into one part of an oxide film 5. The innumerable number of holes  $0.5\mu m$  in diameter are made in the oxide film 5; empty holes 7 are made. When, e.g. CHF3 is used as an etchant, fluorine ions F- cut a bond of SiO2 constituting the oxide film 5 and the SiO2 is decomposed into SiO and O. The SiO is a gas at room temperature; after it has come out from the empty holes 7, it is oxidized again and transformed into SiO2. One part of the oxygen O is reacted with hydrogen H and is



transformed into H2O. Since the air exists in the empty holes 7 formed in this manner, the permittivity of the interlayer film 6 can be lowered and an interconnection capacity C can be lowered simultaneously. Thereby, the interconnection capacity can be made small while a thickness of the interlayer film is kept; an operating speed of a semiconductor device as a whole can be made fast.

## **LEGAL STATUS**

Date of request for examination

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3-156929

5 Int. CI. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月4日

H 01 L 21/3205

6810-5F H 01 L 21/88

K

審査請求 未請求 請求項の数 1 (全6頁)

**砂発明の名称** 半導体装置の製造方法

②特 願 平1-296820

20出 願 平1(1989)11月14日

⑩発明者 國清 辰也

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体ウェハの主面側に半導体装置を作成する際、配線間の層間膜の誘電率を下げるために層間膜に空孔を形成する工程と、層間膜をポリシリコンを堆積後酸化して形成する工程と、層間膜に酸素をイオン注入する工程を備えたことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔爾業上の利用分野〕

本発明は半導体装置の動作速度を律速する優因の1つである配線間の容量を減少させるのに適した半導体装置の製造方法に関するものである。

〔従来の枝術〕

従来の半導体装置の製造方法は各トランスやキャパシタを電気的に接続するために、アルミニウム等の金属により1次的な配級をした後、その上に酸化シリコン等の絶縁物を堆積し、さらに2次

的な配線をする工程がある。この酸化シリコンの 様に配線間に堆積される膜を翳制膜と言い、配線 を立体的に行うことを多版配料と言う。

第4図は従来の多層配線形成工程を示す部分断 面凶で、凶において、(1)はトランジスタ、キャパ シタ上に形成された酸化酸、(2)は1次的なアルミ ニウム配線、(3)は1次的なアルミニウム配線(2)を 被覆する酸化膜、44は SOG(Spin On Class)で、 酸化膜(3)の表面を平担化するために使われる物質 である。(5) は酸化膜、(6) は層間膜、111 は 2 次的な アルミニウム配線である。多層配線を形成する工 程を第4図に従って説明する。酸化膜山の下には トランジスタやキャパシタ等(凶示せず)が存在 している。それらを電気的に接続するために、1 次的にアルミニウム配験(2)をスパッタ装置で堆積 する。つぎに、この1次配線をする母分のみアル ミニウムを残し、他の箇所のアルミニウムはエッ チング液で除去する(無4図(a))。アルミニウム 配線(2)間の短格防止とアルミニウム配線(2)を保護 するために、アルミニウム配線(2)上にプラズマC

VD (Chemical Vapor Deposition) 装蔵により、 例えば、400℃程度で、膜厚2000A程度、酸化膜 (3)を堆積する(第4図(1))。400℃程度で堆積す るのはアルミニウムの融点が 660と 怪度であり、 との温度より低温で酸化膜(3)を堆積させないと、 アルミニウム配級(2)が厳けてしまうからである。 とのまま、連続して酸化膜(3)を堆積させると表面 に凹凸が形成され、 2 次的な配線が困難になるの で、SOG(4)により凹凸を平坦化する。SOG(4)はガ ラスの一種で常温で影を容易に加工できる固溶体 であり、酸化膜(3)上に滴下し、スピナーで回転さ せ遠心力を利用して、酸化膜(3)の凹部を埋め平坦 化する(第4図(cl)。その後、さらにプラズマC VD 装置により酸化膜(5)を例えば、40.0℃で膜厚 6000A程度堆積する。酸化膜(3)、SOG(4)、 酸化膜 (5) により 層間膜(6) が形成される (第4図(d))。 層 間膜(6)上にスパッタ装御でアルミニウムを堆積し 配線箇所のみ残して、不要な箇所はエッチングに より除去することにより、2次配線であるアルミ ニウム配級(II)を形成する(第4図(e))。

(3)

で結局、配線独抗Rはかえって大きくなり、また、 配線容量Cも大きくなるので、トランジスタの動 作速度の高速化が動作遅延時間Tの低減にそれは ど寄与しないことがわかる。

## (発明が解決しようとする課題)

従来の半導体装置は以上のように構成されていたので、微細化に伴い層間痕厚が小さくなり配線容量が大きくなることにより、トランジスタの高速化が半導体装置全体の高速化にあまり反映されないという問題点があった。

本発明は上記のような問題点に嵌みてなされた もので、間間膜の誘電率をを下げると同時に配線 容置 C を下げることにより、半導体装置全体の動 作速度を向上させることを目的とする。

#### 〔課題を解決するための手段〕 :

本発明に係る半導体装置の製造方法は、顧問膜に空孔を形成する工程、顧問膜をポリシリコンを 堆積後、酸化して形成する工程、顧問膜に酸素を イオン注入する工程とを備えたものである。 [作用] この従来の多層配線をする際に用いられる瞬間 膜(6)には、酸化膜(5)を堆積後加工しないで使用されていたが、トランジスタのゲート長が 1.4m以下 になってくると、トランジスタの数細化に伴い、 動作速度の向上を図るために、機関膜厚を小さく する傾向にある。配線間に形成される配線容量 C は、次(1)式のように表わされる。

$$C = \varepsilon \frac{S}{d} \qquad \cdots \qquad (1)$$

ただし、 e は誘電率、 d は 層間 膜厚、 S は 配 級 の 面 機 で あ る。 上 記 (1) 式 よ り 層間 膜 厚 が 小 さ く な る と 、 配 級 容 魬 が 大 き く な る こ と が わ か る。 半 導 体 装 償 全 体 の 動 作 遅 延 時 間 を T と す る と 次 (2) 式 の よ う に 近 似 で き る 。

$$T = k \cdot RC \cdots (2)$$

ただし、kは比例定数、Rは配線掛抗である。 すなわち、胸間膜厚を小さくすることにより配 級の長さを低減して配線抵抗Rは小さくなるが、 半導体装置の数細化に伴い配線幅が小さくなるの

(4)

本発明における半導体接ばの製造方法は、脳間膜の誘電率を下げることにより配線容量を下げるため、層間膜厚を大きくする必要がなく、このため配線容量を層間膜厚を保ったまま小さくすることができ、半導体装置全体の動作速度の高速化が実現できる。

## 〔 実施例〕

以下、本発明の一実施例を図について説明する。 第1図は本発明の一実施例である層間膜(6)の誘電 率をを下げるための製造工程を示す部分析面図で ある。第1図(a)から第1図(d)までの工程は簡記従 来のものの第4図(a)から第4図(d)までの製造工程 と全く同一であるので説明は省略する。酸化膜(5) の誘電率は約3.9であり、層間膜(6)の誘電率を下 げるには酸化膜(5)の一部に誘電率の低い物質、例 えば空気(誘電率は約1.0)を入れればよい。そ とで、酸化膜(5)に例えばRIE (Reactive Ion Etching)装置で、直径0.5 μm の穴を無数にあけ、 空孔(7)を形成する(第1図(e))。エッチャントに 例えばCHP、を使用すると、弗索イオンF が酸 化膜(5)を構成する Sio 2 の結合を切断し、 SiO 2 は SiO と O に分解する。 SiO は常温では気体であり、空孔(7)から出たあと再び酸化され SiO 2 となり、酸素 O の一部は水素 H と反応して H 2 O となる。 このようにして形成された空孔(7)には空気が存在するので脳間膜(6)の誘電率を下げることができ、 同時に配級容量 C も下げられる。 図中省略するが、 この改、 2 次のアルミニウム配級(1)をスパッタ装置で形成する時には、空孔(7)の直径が小さいので、アルミニウムが空孔(7)内に入り空孔(7)を埋めてしまうことはない。

次に本発明の他の実施例を第2図に示す。第2 図は第1図と同じく層間膜(6)の誘電率。を下げるための製造工程を示す部分断面図で、第2図(a)から第2図(c)までの工程は、前記従来のものの第4 図(a)から第4図(c)までの工程と全く问一であるので説明は省略する。酸化膜(5)の誘電率は 3.9 であり、解間膜(6)の誘電率を下げるには酸化膜(5)を誘電率が低くしかも絶縁性の物質に代えればよい。そこで、まず粒子の狙いポリシリコン(8)をプラズ

(7)

## [発明の効果]

以上のように本発明によれば、脂間膜に空孔を 形成する工程、脂間膜(6)をポリシリコンを堆積後、 酸化して形成する工程、脂間膜(6)に酸素をイオン 注入する工程により、腐間膜の誘電率を低減し、 同時に配級容量を低減したので、動作遅延時間を 小さくでき、半導体装置全体の動作の高速化が実 現できる。

### 4. 図面の面単な説明

第1図(a)~(e)は本発明の一実施例である層間膜の誘電率を下げるための半導体装置の製造工程を示す部分断面図、第2図(a)~(e)、第3図(a)~(e)は本発明の半導体装置の製造工程の他の実施例を示す部分断面部分図、第4図(a)~(e)は従来の半導体装置の多層配級形成工程を示す部分断面図である。

図中、(1)はトランジスタ、キャパシタ上に形成された酸化膜、(2)は1次のアルミニウム配線、(3)は1次のアルミニウム配線、(4)は50G、(5)は酸化膜、(6)は脂間膜、(7)は空孔、(8)は粒子の担いポリシリコン、(9)は粒子の且い酸化


マ CVDで例えば、400℃で膜厚 6000A 堆積し(第2 図(d))、次に例えば、400℃で酸化することにより、従来プラズマ CVDで堆積させた酸化級(5)より粒子の根い酸化膜(9)を形成する(第2 図(e))。粒子が狙い酸化膜は粒子が密な酸化膜よりも誘電率が低いので、影線容量 C が低減される。


次に、本発明の更にもう1つの他の実施例を第3 図に示す。第3 図は第1 図と同じく 顧問膜(6)の 誘電率 を下げるための工程を示す部分断面図である。第3 図(a)から第3 図(d)までの工程は、前配従来のものの第4 図(a)から第4 図(d)までの工程は、前配そく同一であるので説明は省略する。誘電率は分子が分極することにより生じ、分極する方向が一致すればするほど誘電率は大きくなる。そとでよりますればするほど誘電率は大きくなる。そとでは分極の方向性を顕せばはい。イオン注入技能により、酸素イオンを例えば10keV で注入することにより(第3 図(e))、 SiO2 分子の分極の方向性を破壊し、その結果、 誘電率は低減され、 同時に配級容替 C も低減される


(8)


膜、CDは酸紫イオンを注入した酸化膜である。 なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 大岩增雄









手 統 補 正 掛 (自発) 平成

平成 日本 119 日

特許分長官殿

1. 事件の表示

**↑** 特願冊 1 − 2 9 6 8 2 0 号

'2. 発明の名称

半導体装置の製造方法

3. 棚正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601)三菱電機株式会社 代表者 志 岐 守 哉

4. 代 理 人


住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 增 雄 (245年33(213)3421特許部)



(1)

特許請求の範囲

半導体ウェハの主面個に半導体装置を作成する 際、配線間の層間膜の誘電率を下げるために層間 膜に空孔を形成する工程と、層間膜をポリシリコ ンを堆 費後 酸化して形成する工程と、層間膜に 素をイオン注入する工程のいづれかを含む半導体 装置の製造方法。 5. 補正の対象

明細審の特許請求の側、及び発明の詳細な説明の細。

- 6. 補正の内容
- (1) 明細谷の特許請求の範囲を別紙のとかり訂正する。
- (2) 明細賽第1頁第17行の「トランス」を「トランジスタ」と訂正する。
- (3) 明細事第7頁第1行の「S102」を「B102 」と訂正する。

以上

(2)